6/20/2024，光纤在线讯，简介：随着数据中心持续不断的发展，以支持更强大的人工智能、高性能计算和云计算应用，对更快、更高效的数据通信解决方案的需求与日俱增。传统的铜缆电气互连在带宽、延迟、能效和覆盖范围方面都面临着限制。硅基光电子技术利用半导体制造技术在硅芯片上实现了光学组件，为光互连应对这些挑战开辟了新的可能性。

　　然而，一般人常常混淆两种关键的光互连技术—光电共封装（CPO）和封装内光I/O（In-PackageOptics）。虽然两者都利用了硅基光电子技术，但它们是针对不一样应用的不同解决方案。本文将阐明之间的区别、主要特征以及各自在未来数据中心架构中的作用。

　　硅基光电子技术能创建光电芯片（PIC），利用光来传输和处理数据，克服了电气互连的许多局限性。PIC将调制器、波导和检测器等光学组件与电子电路结合在同一硅芯片上。

　　与传统光电组件相比，硅基光电子技术利用标准半导体制造工艺，能以低成本大批量生产PIC。半导体规模经济为光互连带来了新的机遇，不仅可用于长距离网络，还可用于数据中心内的芯片到芯片、电路板到电路板以及机架到机架的通信。

　　目前，连接数据中心交换机、路由器与服务器的主流技术是可插拔光收发器。这些模块将PIC与其他电子芯片和光电器件集成在一个包装中，大小与一包口香糖差不多。通过将光缆直接插入模块的面板，可插拔式模块可提供方便的板对板和机架对机架的光连接。

　　然而，随着数据速率和带宽需求的增加，可插拔收发器将在成本、功耗、带宽密度、占地面积和延迟方面面临挑战。光电共封装器件（CPO）已成为一种持续不断的发展的替代方案。

　　在CPO实施过程中，电子驱动芯片和可插拔模块中的PIC被组合到一个封装模块中。与插拔式模块相比，它的占地面积更小，带宽密度更高。CPO模块可放置在更靠近计算或交换芯片的位置，以此来降低了功率和电气连接的延迟。

　　图1展示了CPO与其他互连解决方案的带宽密度和能效对比。虽然CPO的效率不如封装内光I/O（In-PackageOpticsI/O,OIO），但CPO在封装级的密度、效率和覆盖范围均优于插拔式光连接。

　　图1.各种互连解决方案的岸线带宽密度和能效与传输距离的乘积。岸线带宽密度和能效与芯片、电路板或封装如何有效利用其边缘接口连接的有限空间有关。不同的接口也具有不一样的到达能力。由AyarLab提供。

　　CPO适用于数据中心内的网络应用，可将大规模并行插拔式收发器市场发展到更高密度，但仍能保持插拔式收发器的模块化和定制数据传输速率。光电共封装协作组织（Co-PackagedOpticsCollaboration）和光网络论坛（OpticalInternetworkingForum）等主要行业组织都在关注CPO实施的标准和规范。

　　CPO是可插拔收发器的演变，而封装内光I/O则是一种革命性的新解决方案。将光互连与用于CPU、GPU、ASIC或FPGA等计算功能的芯片置于同一物理封装中。

　　具体来说，利用2.5D或3D集成等先进封装技术，将可将电信号转换为光信号的光I/O芯片与计算芯片集成到单个多芯片封装中。这种光芯片组可在封装内实现芯片到芯片的直接光学通信，并可与同一电路板上的其他封装、电路板之间、跨机架以及整个数据中心基础设施进行通信。

　　图2展示了封装内光I/O集成的概念。光链路取代了封装级的电气路径，使光通信在整个分布式计算系统中具有极高的带宽、低延迟、高效率和对到达不敏感等特点。

　　图2.封装内光I/O将光互连集成到与用于计算功能的芯片相同的封装内。这种方法实现了基于光而非电的芯片间连接，并有可能提高分布式计算系统的效率。由Ayar实验室提供。

　　封装内光I/O的设计目的是在计算芯片之间建立直接的高性能连接，以此来实现新的数据中心架构，如分解内存池和人工智能横向扩展结构。例如，英伟达（NVIDIA）正在扩展其NVLink互连，从连接单个服务器中的8个GPU到以光学方式连接多达256个GPU作为一个巨大的分布式加速器。

　　这些新兴架构要求以最小的延迟开销和最大的带宽密度连接大量芯片--这是传统电气互连难以解决的新问题，但光I/O可以无缝处理。

　　封装内光I/O芯片利用先进的硅基光电子技术，将波导、调制器和检测器等光学组件与用于驱动器、放大器、均衡和控制的电子电路密集集成在一起。

　　关键创新是使用微环谐振器在光纤上实现波分复用（WDM），如图3所示。这些结构极为紧凑的微环器件可在每根光纤上选择性地调制和解调多个波长，以此来实现大规模并行高带宽数据传输。

　　图3.微环谐振器允许每根光纤有多个波长，每个芯片有多个光纤。由Ayar实验室提供。

　　例如，当前一代光I/O芯片使用8个光端口/光纤上的64个波长，实现了4096Gbps的双向带宽。这种密度和并行性实现了高能效-通过在每根光纤上使用更多波长来扩展带宽，而不是提高激光功率或电子信号传输速率。

　　硅基光电子组件采用标准CMOS工艺制造，并与电子控制电路集成到一个多芯片封装中。目前正在采用通用芯片互连Express（UCIe）和NVLink等关键行业标准，以确保交叉兼容性。

　　通过将光I/O电路与计算芯片封装在一起，能够尽可能的防止电气I/O的能耗和延迟开销，同时还能在芯片之间、封装之间、电路板之间实现直接光连接，并在整个分布式系统中进行扩展。

　　为了更好地了解CPO和封装内光I/O的不同应用，比较一下主要性能指标很有帮助：

　　-岸线带宽密度：对于给定的封装边缘长度，封装内光学I/O的带宽密度比CPO高10倍以上，如图4所示。这种极高的边缘密度可使互连带宽与未来的计算芯片密度同步扩展。

　　-区域带宽密度：图4显示了每平方毫米封装面积的带宽密度，这对于面积受限的高性能计算封装来说很重要。光I/O与UCIe等先进的电气接口相匹配，而CPO则落在后面。

　　-能源效率：通过利用波分复用并行性，光I/O芯片在带宽高达每秒太比特时的能效优于1pJ/bit。CPO模块的单位比特能耗仍然要高出10-100倍。

　　-延迟：光I/O的延迟时间为个位数纳秒，与板载铜缆类似，而可插拔/CPO解决方案的前向纠错编码延迟时间超过100ns。

　　-成本效益：光I/O的紧密集成和扩展曲线Gbps/美元。CPO预计将遵循可插拔成本趋势，限制在小于1Gbps/美元。

　　图4.各种互连解决方案的区域带宽密度和能效与覆盖范围的乘积。由AyarLabs提供。

　　这些指标凸显了不同的价值主张-CPO为数据中心网络提供了革命性的密度和能效提升，而光I/O则通过在封装内提供太比特的光带宽和个位数纳秒的延迟，实现了革命性的分布式计算架构。

　　CPO的目标是改进当前服务器之间的传统网络、交换和I/O。封装内光I/O针对需要紧密耦合计算芯片的新兴AI/HPC/disaggregated架构进行了优化。

　　CPO和封装内光I/O都是数据中心采用硅基光电子互连的重要里程碑。未来可看到两种技术并存：CPO将通过发展当今的可插拔收发器市场，帮助满足更高带宽模块间连接的短期需求。同时，封装内光I/O正在为未来的分布式计算系统奠定基础，在这些系统中，CPU/GPU/内存机架可紧密耦合为一个巨大的人工智能加速器结构。