本文将基于台积电前董事长刘德音在IEEE Spectrum上发表的文章以及台积电3Dblox的介绍，探讨3D IC的未来发展趋势。

  7/11/2024，光纤在线讯，近年来，半导体产业正经历一场重大变革。从NVIDIABlackwell、AMDMI300到TeslaDojo等最新芯片设计中，我们大家可以看到一个明显趋势：通过堆叠不一样的芯片来构建计算系统。这标志着半导体行业已进入下一个发展阶段。本文将基于台积电前董事长刘德音在IEEESpectrum上发表的文章以及台积电3Dblox的介绍，探讨3DIC的未来发展趋势。

  5.3DIC设计即将迎来Mead-Conway时刻，能够设计比现在更大规模的IC系统。

  这些趋势表明，未来芯片系统的晶体管数量将达到一个全新的量级，远超过传统超大规模集成电路的范畴。因此，设计超过1万亿晶体管的GPU需要全新的方法来设计更大规模的3DIC。

  半导体产业正经历一个重大转折点。过去主要是通过晶体管微缩来提升算力，现在则转向不断堆叠芯片来提高性能。这一转变源于晶体管微缩速度已经跟不上算力需求，而先进封装、并行计算、光通信等技术的持续发展为新的解决方案提供了可能。

  面对马上就要来临的1万亿晶体管GPU时代，传统的VLSI设计工具已不足以满足需求。我们应该扩展设计工具，以支持下一代更大规模芯片系统的设计。这正是台积电提出3Dblox语言标准的原因。

  随着慢慢的变多的芯片采用Chiplet概念设计，需要仔细考虑许多超出单一芯片范畴的因素，如线路定义、散热可行性、不同芯片间的衔接等。在先进封装UCIe标准持续发展的同时，IC设计工程师也需要一套新的工具和语言来进行3DIC设计。

  在Chiplet技术标准（如UCIe）和开放性经济商业模式持续讨论的背景下，台积电的3Dblox及其EDAECO将成为IC设计工程师不可或缺的工具。

  从最近发布的各种芯片来看，Chiplet几乎已成为未来芯片设计不可或缺的方式。产业链上的大多数公司都在思考怎么样加入这种协作系统。因此，业界普遍希望建立一个标准，促进更好的合作，扩大市场规模。

  UCIe标准的形成代表了这一趋势，旨在通过标准化让不同芯片供应商能够相互合作，创造更大的价值。UCIe标准的形成、3Dblox语言和工具的发展、EDAECO的完善，都表明Chiplet经济正在形成并持续壮大。

  半导体产业正从MooresLaw时代转变为SysMoore时代。这并不意味着MooresLaw失效或终结，而是代表半导体产业的发展将结合MooresLaw和系统模块设计，更强调系统集成和优化。

  从Chiplet的使用趋势能够准确的看出这一变化。预计到2026年，Chiplet在先进芯片设计中的应用比例有望超过10%。这将导致半导体产业体系出现重大转变。

  NVIDIA的BlackwellB200芯片没有采用下一代制程节点，而是使用GPUChiplet来提升算力。这标志着几乎所有大厂都将先进封装视为推进先进制程的替代方案。

  B200芯片利用Chiplet技术，实现了比H100多出两倍以上的晶体管数量。这一步骤象征着在硬件层面，Chiplet已成为与先进制程节点并驾齐驱的算力提升方式，而不单单是先进制程的附属技术。

  半导体产业正从TransistorScaling向SystemScaling转变。Chiplet设计的发展，结合硬件方面的先进封装、设计层面的架构优化和软件层面的优化，正在将SystemScaling的概念付诸实践。这代表着半导体产业已确定进入了一个新的发展阶段，我们大家可以期待未来会有更多创新和突破性的发展。